Большая База Рефератов - Интегральная микросхема КР1533ТВ6 - бесплатно рефераты, скачать рефераты, рефераты на тему

Интегральная микросхема КР1533ТВ6

Делители частоты (далее просто делители) отличаются от счетчиков тем, что в них используется только один выход - выход последнего триггера. Таким образом, n-разрядный двоичный счетчик всегда можно рассматривать как делитель на 2^n.

Часто необходимо осуществить деление частоты на некоторое целое число т, не являющееся степенью двойки, в таких случаях обычно используют n-разрядный двоичный счетчик (2^n >m) и вводом дополнительных логических связей обеспечивают пропуск 2^n - m состояний в процессе счета. Этого можно достигнуть, например, принудительной установкой счетчика в 0 при достижении состояния m или принудительной установкой счетчика в состояние 2^n - m при его переполнении.

Возможны и другие способы. Например, наиболее часто применяемая декада (счетчик с коэффициентом пересчета 10) нa JK-триггерах К155ТВ1 строится по схеме рис. 18 (а). При подаче импульсов с 1-го по 8-й декада работает как обычный двоичный счетчик импульсов. К моменту подачи восьмого импульса на двух входах J четвертого

триггера формируется уровень лог. 1, восьмым импульсом этот триггер переключается в единичное состояние и уровень лог. 0 с его инверсного

выхода, подаваемый на вход J второго триггера, запрещает его переключение в единичное состояние под действием десятого импульса. Десятый импульс восстанавливает нулевое состояние четвертого триггера, и цикл работы делителя повторяется.

Декада на рис. 18 (а) работает в весовом коде 1-2-4-8. Временная диаграмма ее работы приведена на рис. 18 (б).

Декада на D-триггерах, схема которой приведена на рис. 19 (а), работает в невесовом коде. Временная диаграмма ее работы приведена на рис. 19 (б).

Построение счетчиков с коэффициентом пересчета 10 (декад) на триггерах ТВ6, ТВ9, ТВ10 отличается от построения на триггерах К155ТВ1, так как у триггеров указанных микросхем по одному входу J и К.

На рис. 20 приведена схема декады, работающей в весовом коде 1-2-4-8. Для увеличения числа входов J до необходимого использован один элемент микросхемы К555ЛИ1. На рис. 21 (а) приведена схема декады, выходной код которой не является весовым. Работа декады проиллюстрирована на диаграмме рис. 21 (б). Элемент DD3 не является обязательным, он преобразует код работы декады в весовой код 1-2-4-8 (выходы А, В, С, Е), что может быть необходимым для подключения к декаде дешифратора или преобразователя кода для семисегментного индикатора.

Декада, схема которой приведена на рис. 22 (а), также работает в невесовом коде. Делитель на пять DD1.2, DD2.1, DD2.2 этой декады выполнен на основе сдвигающего регистра с перекрестными связями так же, как и декады на D-триггерах рис. 19 (а). Коэффициент деления шесть такого регистра уменьшен до пяти за счет подключения входа R триггера DD2.2 к прямому выходу триггера DD2.1. Временная диаграмма работы приведена на рис. 22 (б).

Микросхема ТР2 (см. рис. 16) - четыре RS-триггера. Два триггера микросхемы

имеют по одному входу R и S, два других - по одному входу R и по два входа S. Сброс и установка триггеров в 1 происходят при подаче лог. 0 соответственно на входы R и S. Входы S тех триггеров, гдеих два, собраны как логический элемент ИЛИ для сигналов лог. 0, поэтому для установки триггеров в состояние 1 достаточно подать лог. 0 на один из входов S, состояние второго при этом не играет роли. Если на входы R и S триггера подать лог. 0, на выходе триггера - лог. 1. Состояние триггера после снятия сигналов лог. 0 со входов R и S будет определяться тем, с какого из входов лог. 0 будет снят последним.

Микросхему ТР2 можно использовать для подавления дребезга контактов (рис. 23) и в других случаях.

3. Описание схемы

Микросхема КР1533ТВ6 представляет собой два JK-триггера, срабатывающих по отрицательному фронту тактового сигнала, со входами сброса. Низкий уровень напряжения на входе сброса R устанавливает прямой выход Q соответствующего триггера в состояние низкого уровня напряжения вне зависимости от логического состояния на других входах.

При наличии на входе сброса напряжения высокого уровня для правильной работы триггера требуется предварительная установка информации по входам J и К относительно отрицательного фронта тактового сигнала, а также
соответствующая выдержка информации после подачи отрицательного фронта синхросигнала С. При подаче на входы J и К напряжения высокого уровня триггер будет работать в качестве счетного.

Принципиальные отличия серии КР1533

Маломощные быстродействующие цифровые ИМС серии КР1533 предназначены для организации высокоскоростного обмена и обработки цифровой информации, временного и электрического согласования сигналов в вычислительных системах. Микросхемы по сравнению с известными сериями логических ТТЛ микросхем обладают минимальным значением произведения быстродействия на рассеиваемую мощность. Аналог- серия SN74ALS фирмы Texas Instruments.

Микросхемы изготавливаются по усовершенствованной эпитоксиально – планарной технологии с диодами Шоттки и окисной изоляцией, одно- и двухуровневой металлизированной разводкой на основе PtSi-TiW0AlSi.

Конструктивно микросхемы серии КР1533 выполнены в 14-, 16-, 20-, и 24- выводных стандартных пластмассовых корпусах типа 201, 14-1, 238.16-1, 2140.20-8, 2142.42-2.

Технические характеристики:

Стандартные ТТЛ входные и выходные уровни сигналов.

Напряжение питания 5,0 В ±10%.

Задержка на вентиль 4 нс.

Мощность потребления на вентиль 1мВт.

Тактовая частота до 70 мГц.

Выходной ток нагрузки низкого уровня до 24 мА.

Выходной ток нагрузки высокого уровня - 15 мА.

Гарантированные статические и динамические характеристики при емкости нагрузки 50 пФ в диапазоне температур от –10о С до +70о С и напряжений питания 5 В ±10%.

Устойчивость к статическому электричеству до 200 В.

Микросхема размещена в корпусе 201.14-1 и по основным электрическим параметрам превосходит аналог фирмы TI.

Для справки:

— емкость входа — не более 5 пФ по выводам 01, 04, 08, 11 и не более 6 пф по выводам 09, 10, 12, 13.

— допускается подключение к выходам емкости не более 200 пф, при этом нормы на динамические параметры не регламентируются;

— эксплуатация микросхем в режиме измерения iq, uqjjj не допускается;

— допустимое значение статического потенциала — 200 В;

— допускается кратковременное воздействие (в течение не более 5 мс) напряжения питания до 7 В;

— собственные резонансные частоты микросхем до 20 кГц отсутствуют;

— максимальное время фронта нарастания и время фронта спада входного импульса — не более 1 мкс, а по входу синхронизации не более 50 не.

Параметры временной диаграммы работы:

— длительность импульса по выводам 09, 12 (С) — не менее 20 не, по выводам 10, 13 (R) — не менее 25 не;

— время опережения установки информации по выводам 01, 04, 08, 10, 11. 13 (J, К, I — не активный фронт) относительно фронта спада на выводе 09, 12 (С) — не менее 20 не;

— время удержания информации на выводах 01, 04, 08, 1! (J, К) относительно спада на выводе 09, 12 (С) — не менее 0 не;

— максимальная тактовая частота на выводах 09, 12 (С) — не более 34 МГц.

Дополнительная информация:

— технические условия бК0.348.80бт35ТУ.

4. Графическая часть

4.1 Схема

Условное графическое обозначение

Таблица назначения выводов

Номер вывода

Обозначение

Назначение

Вход управления J триггера Т1