Принимаем падение напряжения на открытом p-n переходе транзисторов (в том числе транзистора нагрузки) диодов одинаковой, т.е. UбэТ=UбэТн=Uд=U*=0.7 В.
Расчет статических параметров.
2.1 При разработке схем ЭСЛ следует принимать:
(Rк/Rэп)опт=0.2¸0.4, (2.1)
где Rк – сопротивление коллектора,
Rэп – сопротивление эмиттерного повторителя.
Выбираем из (2.1) 0,3 и преобразуя найдём:
Rэп=Rк/0,3 (2.2)
2.2 Для определения сопротивления резисторов источника опорного напряжения принимаем следующие отношения:
R4=(2¸4)Rк; R5=Rк; R8=R3=R6=R7;
и получим;
R3=Rэп; R4=3Rк; R5=Rк; R6=R7=Rэп; R8=Rэп. (2.3)
2.3 Подставим (2.2) и (2.3) в формулу:
, (2.4)
где Краз – коэффициент разделения по входу;
Uоп – среднее значение между уровнями «1» и «0», равный –1.2 В
и по известным значениям определяем Rк:
подставляем в (2.2) и получим:
2.4 Из (2.1), (2.3) определяем значение сопротивлений резисторов:
R1=708 Ом R3=2360 Ом R5=708 Ом R7=2360 Ом
R2=708 Ом R4=2124 Ом R6=2360 Ом R8=2360 Ом Rб=50 кОм
2.5 Из формулы:
, (2.5)
определяем входной ток логической единицы (через каждый открытый эмиттерный переход):
2.6 Из формулы:
, (2.6)
Определить ток логического «0» определяемый сопротивлением Rб в цепи базы закрытого транзистора.
2.7 Из формулы:
, (2.7)
определяем напряжение порога переключения:
2.8 Из формулы:
, (2.8)
определяем ширину активной зоны:
2.9 Из формулы:
, (2.9)
определяем логический перепад:
2.10 Из формулы:
, (2.10)
определяем напряжение статической помехоустойчивости по уровню “0” и “1”.
2.11 Из формулы:
, (2.11)
определяем ток логической части элемента :
2.12 Из формулы:
(2.12)
и
, (2.13)
определяем точки эмиттерных повторителей:
2.13 Из формулы:
(2.14)
и
, (2.15)
определяем ток источника опорного напряжения:
2.14 Из формулы:
, (2.16)
определяем общий ток, потребляемый элементом в состоянии “0” и (“1”):
2.15 Из формулы:
, (2.17)
определяем мощность потребляемым логической частью элемента:
2.16 Из формулы:
, (2.18)
определяем мощность эмиттерных повторителей:
2.17 Из формулы:
, (2.19)
определяем мощность потребляемую источником опорного напряжения:
2.18 Из формулы (2.17), (2.18), (2.19) определяемм суммарную мощность потребляемая элементом (одинаковая для состояния “0” и “1”):
2.19 Из формулы:
, (2.20)
, (2.21)
определяем и :
2.20 Из формулы:
, (2.22)
определяем входное сопротивление элемента, когда на входе действует напряжение логического “0”:
2.21 Из формулы:
, (2.23)
определяем входное сопротивление элемента, когда на его входе действует напряжение логической “1”:
2.22 Из формулы:
, (2.24)
определяем входное сопротивление элемента, когда на выходе действует напряжение логического “0”:
2.23 Из формулы (24) определяем выходное сопротивление элемента, когда на выходе действует напряжение логической “1”:
Расчёт динамических параметров
2.24 Из формулы:
, (2.25)
где fT – граничная частота усиления транзистора.
При fT=11 МГц определяем:
2.25 Из формулы:
, (2.26)
и
, (2.27)
где М – количество транзисторов в схеме VT1¸VT3, VT6; Ск - ёмкость коллекторных переходов транзисторов; Сп1 – паразитная ёмкость металлических соединений и изоляции транзисторов и резистора R1; С2 – ёмкость на выходе транзистора VT6; В – статическое значение коэффициента усиления транзистора VT6; Сн – ёмкость нагрузки; Сп2 – паразитная ёмкость изоляции резистора R6 и металлических соединений подключенных к выходу схемы.
При М=4, Ск=2 пФ, Сп1= 1 пФ, Сн=30 пФ, Сп2= 2 пФ.
2.26 Из формулы:
, (2.28)
2.27 Из формулы:
, (2.29)
2.28 Из формулы:
, (2.30)
определяем время спада:
2.29 Из формулы:
, (2.31)
определяем время наростания потениала:
2.30 Из формулы:
, (2.32)
определяем задержку при включении:
2.31 Из формулы:
, (2.33)
определяем задержку при выключении:
2.32 Из формулы:
, (2.34)
определяем среднюю задержку распространения:
2.33 Из формулы:
, (2.35)
определяем время перехода из состояния “1” в состояние “0”:
2.34 Из формулы:
, (2.36)
определяем время перехода из состояния “0” в состояние “2”:
2.35 Из формулы:
, (2.37)
2.36 Т.к. и , то время задержки выключения равно времени задержки включения: ==28,5 нс
2.37 Из формулы:
, (2.38)
найдем работу переключения:
ВЫВОДЫ
Целью данного курсового проекта являлась разработка логического элемента эмиттерно-связанной логики. В выборе схемы логического элемента был произведен краткий обзор существующих схем серий ЭСЛ.
По заданным данным определил основные статические характеристики разрабатываемой схемы. Расчет показал, что средняя потребляемая мощность не превышает заданного значения. В этом же разделе определил номинальные значения резисторов и конденсаторов, используемых в схеме. Это позволило рассчитать динамические параметры схемы ЭСЛ.
СПИСОК ИСПОЛЬЗУЕМЫХ ИСТОЧНИКОВ
1 Соломатин Н.М. Логические элементы ЭВМ: Практ. пособие для вузов, 2-е изд., перераб. И доп. – М .: Высш. шк., 1990.-160с.
2 Ушаков В.Н. Основы радиоэлектрники и радиотехнические устройства. Учеб. Пособие для радиотехнических вузов., - М.: Высш. шк., 1976.-424с.
3 Будинский И.В. Логические цепи в цифровой электронике. – М.: Высш. шк., 1977.-323с.
4 ДСТУ 3008-95. – Видання офіційне
ПРИЛОЖЕНИЕ А
Страницы: 1, 2
