Разработка микропроцессорной системы
ИНСТИТУТ СВЯЗИ
Факультет электроники, телекоммуникаций и компьютерных систем
Александр Малинин
Разработка микропроцессорной системы на базе микропроцессора Intel 8086.
Дисциплина: Микропроцессоры
Вид работы: Курсовая работа
Оценка: _____________
Преподаватель: Децл ________________
подпись
Дата: 31.12.2000
Рига 2000
Содержание:
- Цель курсовой работы ……………………………………………………………. 3
- Разработка структурной схемы микропроцессорной системы ……………… 4
- Разработка функциональной схемы микропроцессорного модуля …………. 7
- Разработка функциональной схемы модуля памяти …………………………. 9
- Разработка функциональной схемы модуля ввода/вывода ………………….. 12
- Список использованной литературы ……………………………………………. 15
1. Цель курсовой работы.
Данная курсовая работа посвящена разработке микропроцессорной системы на базе микропроцессора Intel 8086. Выполнение курсовой работы делится на четыре этапа:
1. разработка структурной схемы микропроцессрной системы;
2. разработка функциональной схемы микропроцессорного модуля;
3. разработка функциональной схемы модуля памяти;
4. разработка функциональной схемы модуля ввода/вывода.
Данные, необходимые для выполнения работы берутся в соответствии с вариантом назначенным преподавателем. Ниже приведены условия для данного варианта:
Вариант № ………………………………………………………… 50
Конфигурация МПС ……………………………………………… min
Емкость ОЗУ (Кбит) ……………………………………………… 256
Емкость ПЗУ (Кбит) ……………………………………………… 64
Организация микросхем ОЗУ …………………………………… 32Kx4
Организация микросхем ПЗУ …………………………………… 8Kx1
Способ обращения к портам ввода/вывода …………………….. СК
Способ организации ввода/вывода ……………………………… РПР
Порт ввода:
Тип ……………………………………………………………… пар.
Адрес …………………………………………………………… 02h
Порт вывода:
Тип ……………………………………………………………… посл.
Адрес …………………………………………………………… 52h
Пояснение:
min – минимальная конфигурация системы;
max – максимальная конфигурация системы;
СК – обращение к портам ввода/вывода с помощью специальных команд;
РПР - ввод/вывод информации в режиме прерывания;
пар. – параллельный порт;
посл. – последовательный порт.
2. Разработка структурной схемы микропроцессорной системы.
В данной работе разрабатывается микропроцессорная система с минимальной конфигурацией, что предполагает использование управляющих сигналов, формируемых непосредственно на выводах микропроцессора Intel 8086. Структурная схема системы представлена на рисунке 1.
Микропроцессорная система состоит из десяти основных узлов:
• Тактовый генератор G;
• Микропроцессор CPU;
• Буферный регистр RG;
• Шинный формирователь;
• Контроллер прерываний IC;
• Модуль памяти;
• Модуль ввода/вывода;
• Шина адреса ША;
• Шина данных ШД;
• Шина управления ШУ.
Тактовый генератор служит для генерации тактирующего сигнала обеспечивающего синхронизацию работы микропроцессора и микропроцессорной системы в целом. Так же формирует сигнала “ready” служащий для индикации момента когда установились частота генерируемого сигнала, и сигнала “reset” служащего для сброса микропроцессора и других элементов системы.
Микропроцессор обеспечивает выполнение программы хранящейся модуле памяти, формирует адреса и сигналы управления для обращения к определенным ячейкам памяти модуля памяти, и отдельным элементам системы, таким как порты ввода/вывода, контроллер прерываний. Ниже поясняется назначение этих сигналов:
A/D (15-0) – адрес ячейки памяти, порта ввода/вывода, или контроллера
прерываний;
STB – выход строба адреса. Служит сигналом разрешения передачи адреса для буферного регистра.
OP/IP – сигнал для шинного формирователя, служащий для указания направления передачи данных (в CPU/ от CPU).
DE – сигнал активизации шины данных. Низкий уровень подключает микропроцессор к шине данных, высокий уровень переводит выходы шинного формирователя в высокоимпедансное состояние.
INTA – выход сигнала подтверждения прерывания. Низкий уровень стробирует ввод в микропроцессор информации из источника, вызвавшего прерывание.
M/IO – сигнал служащий для различения обращения к модулю памяти или модулю ввода/вывода.
R – сигнал стробирующий чтение данных из модуля памяти или модуля ввода/вывода.
W – сигнал стробирующий запись данных в модуль памяти или модуль ввода/вывода.
INT – сигнал запроса прерывания. Передается от контроллера прерываний в микропроцессор при необходимости прервать выполнение текущей задачи, и перейти к обработке прерывания.
Буферный регистр служит для удержания адреса на шине адреса (буферизация), в течении некоторого времени определяемого сигналом STB.
Так же служит для усиления сигналов A/D (15-0).
Шинный формирователь служит для коммутации микропроцессора с шиной данных, выбора направления передачи данных, усиления сигнала выдаваемого микропроцессором на шину.
Контроллер прерываний обеспечивает согласование сигналов запроса прерывания, поступающих от модуля ввода/вывода с процессором.
Модуль памяти обеспечивает запись, чтение, хранение данных. Хранит программу необходимую для работы процессора.
Модуль ввода/вывода обеспечивает обмен данными между микропроцессорной системой и подключаемыми к ней внешними устройствами.
Шина адреса шестнадцати разрядная шина, служащая для передачи адреса ячейки памяти при обращении к модулю памяти, адреса порта при обращении к портам ввода/вывода, или адреса контроллера прерываний при обмене данными между контроллером прерываний и процессором.
Шина данных восьми разрядная шина, необходимая для обмена данными между процессором и контроллером прерываний, процессором и модулем памяти, процессором и модулем ввода/вывода.
Шина управления служит для передачи управляющих сигналов таких как чтение данных, запись данных, выбор порт/память при адресации, и др., от процессора к другим модулям системы, а так же для передачи сигналов запроса прерывания от модуля ввода/вывода к процессору.
Рис. 1. Структура МПС минимальной конфигурации
на базе микропроцессора Intel 8086.
3. Разработка функциональной схемы микропроцессорного модуля.
Микропроцессорный модуль является по сути основным узлом микропроцессорной системы. В его состав входит сам микропроцессор, тактовый генератор, буферные регистры, шинный формирователь, дешифратор адреса контроллера прерываний и контроллер прерываний.
Функциональная схема микропроцессорного модуля представлена на рисунке 2.
Рис. 2. Функциональная схема микропроцессорного модуля.
Генератор тактовых импульсов выполнен на микросхеме 8284. Генератор имеет в своем составе кварцевый резонатор для обеспечения повышенной стабильности частоты генерируемого сигнала, кнопку сброса обеспечивающую выдачу генератором на вход процессора сигнала reset,
RC цепь исключающую эффект “дребезга” контактов при нажатии кнопки сброса. Генератор имеет пять входов и три выхода. Ко входам X1 и X2 подключается кварцевый резонатор, вход F/C служит для выбора внутреннего или внешнего задающего генератора, при подаче на него логического “0” генерация тактовых импульсов производится внутренним генератором, при подаче “1” – внешним задающим генератором, вход CSN позволяет обеспечить синхронизацию тактовых сигналов путем сброса делителей частоты при работе от внешнего задающего генератора. Входы F/C и CSN в данной схеме заземлены. Ко входу RES подключается кнопка сброса. На выходе CLK подключенному ко входу CLK процессора, формируется тактовый сигнал генерируемый генератором. Выход RES служит для выдачи сигнала сброса, и подключен ко входу CLR процессора. Выход RDY генератора подключен ко входу RDY процессора, и выдает сигнал готовности генератора.
В качестве центрального процессора используется микросхема микропроцессора I8086. Эта микросхема имеет шестнадцать тристабильных входов/выходов AD0-AD15, обеспечивающих выдачу адреса на шину адреса, и выдачу (прием) данных на (с) шину данных. Эти выходы подключены к двум микросхемам 8282 и к одной микросхеме 8286 таким образом, что младшие восемь разрядов подключены к одной микросхеме 8282 и одной 8286, старшие к оставшейся микросхеме 8282. Сигнал STB формируемый микропроцессором является стробирующим сигналом для буферных регистров RG. Выход OP/IP формирует сигнал направления передачи данных для шинного формирователя выполненного на микросхеме 8286. Сигнал DE определяет тип информации передаваемой в текущий момент на шину AD0-AD15 (адрес/данные), и является сигналом выбора микросхемы для шинного формирователя. Сигнал M/IO служит для указания типа устройства (память или устройства В/В) при адресации. Сигналы R и W являются стробирующими сигналами чтения и записи соответственно. На вход INT поступают сигналы запроса прерывания от контроллера прерываний, с выхода INTA обратно в контроллер прерываний поступают сигналы подтверждения прерывания. Вход процессора MN/MX служит для выбора типа конфигурации системы (максимальная/минимальная). Для выбора минимальной конфигурации к этому входу подведена логическая “1”.
