Большая База Рефератов - Разработка МПС на базе КР580 - бесплатно рефераты, скачать рефераты, рефераты на тему

Разработка МПС на базе КР580

p> D0 Q0

D1 RG Q1

D2 Q2

D3 Q3

D4 Q4

D5 Q5

D6 Q6

D7 Q7

STB

Рисунок B

Так как выходы микропроцессора могут быть нагружены только на 1 ТТЛ- вход, то для согласования шин микропроцессора с памятью и внешними устройствами необходимы шинные формирователи.В этой МПС в качестве шинного формирователя шины адреса используются буферные регистры КР580ИР82. Шина адреса имеет 16 разрядов, итак как этот регистр имеет 8 разрядов, для построения буфера потребуется 2 микросхемы. Одна микросхема формирует буфер для разрядов шины адреса А0 - А7, а другая — А8 - А9. Для записи в регистр информации необходимо подать логическую единицу на вход строба записи STB.
Чтобы этот регистр постоянно передавал данные с выходной шшины микропроцессора на внешнюю шину на вход STB необходимо постоянно подавать высокий уровень. С этой целью вход STB подключается к +5В.

Условное графическое обозначение показано на Рисунок B.

КР580ВК28

BUSEN DB0

DB1

D0 DB2

D1 DB3

D2 DB4

D3 DB5

D4 DB6

D5 DB7

D7 INTA

IOR

WR IOW

DBIN MEMR

HLDA MEMW

STSTB

Рисунок C

Шина данных имеет 8 разрядов с двунаправленной передачей информации.
Для построения буфера достаточно одной микросхемы шинного формирователя, включенной по схеме с управляемой двунаправленной передачей информациии.
Управление направлением передачи осуществляется с помощью сигнал DBIN, формируемого микропроцессором. Формирователь шины данных реализован на БИС
КР580ВК28, кроме того эта БИС включает в себя системный контроллер.
Выдаваемая из микропроцессора информация о состоянии микропроцессора поступает на вход этой БИС и при поступлении сигнала STSTB фиксируется в специальном внутреннем регистре состояния, где она хранится до наступления следующего цикла. Используя содержимое регистра состояния и управляющие сигналы с выхода микропроцессора DBIN, WR, HLDA БИС формирует системный управляющие сигналы INTA, IOR, IOW, MEMR, MEMW.

КР580ГФ24

X1 Ф1

X2 OSC Ф2

RDYIN

READY

SYNC RESET

RESIN PCLK

STSTB

Рисунок D

Работа микропроцессора синхронизируется двумя неперекрывающимися последовательностями сигналов Ф1 и Ф2. Эти сигналы формирует тактовый генератор КР580ГФ24. К выводам микросхемы X1 и X2 подключается кварцевый резонатор с частотой, в 9 раз более высокой, чем частота следования тактовых импульсов Ф1 и Ф2. Сформированные генератором гармонические колебания поступают на вывод PCLK для контроля работы генератора и синхронизируют работу тактовых импульсов. На выводы Ф1 и Ф2 выдаются требуемые для работы микропроцессора высоковольтные последовательности тактовых импульсов. На специальный вывод подаётся последовательность тактовых импульсов Ф2 с уровнями, характерными для микросхем ТТЛ. С помощью сигнала SYNK на вывод STSTB передаются импульсы Ф1, соответствующие началу каждого второго периода циклов работы микропроцессора. Кроме того, предусмотрены вход и выход сигнала сброса, вход и выход сигнала готовности.

Условное графическое изображение БИС КР580ГФ24 приведено на рисунок.

Блок центрального процессора в приложении “Схема электрическая принципиальная. МПС.” выполнен на микросхемах DD1...DD6.

2 Центральная шина.

В центральную шину входят шина адреса, шина данных и шина управления.

Шина адреса — 16-разрядная, направленная от микропроцессора шина, которая выполняет 2 функции: передачу адреса ячейки памяти при обращении к памяти, максимально возможный объём которой составляет 216=65536 байт. передачу адреса внешнего устройства при выполнении команд IN и OUT. В этом случае 8-разрядный УВВ появляется на выводах A0 - A7 и дублируется на выводах A8 - A15. Фактически для передачи адреса УВВ используется только 8 разрядов, поэтому можно адресовать 256 различных внешних УВВ.

Шина данных — 8-разрядная шина, которая выполняет 2 функции: передачу управляющего слова обмен данными между регистрами микропроцессора и блоками МПС.

Шина управления состоит из 4 линий. По этим линиям передаются сигналы:
MEMW — запись в память, MEMR — чтение памяти, INIT — сброс или начальная установка, CLK — последовательность импульсов, снимаемая с выхода Ф1 тактового генератора. Сигналы MEMW и MEMR указывают также на чтение или запись реистров периферийных БИС.

3 Модуль памяти.

КА573РФ1

0 PROM DI/DO

1 0

2 1

3 2

4 3

5 4

6 5

7 6

8 7

WR/RD

Рисунок E

КМ132РУ8А

1 RAM DI/DO

2 11

3 12

4 13

5 14

WR/RD

Рисунок F

Данная МПС содержит ОЗУ объёмом 2КБ и ПЗУ 2КБ. Причём 1КБ ПЗУ используется под дешифратор адреса для УВВ. Используется страничный метод организации памяти. ОЗУ использует страницы 30 и 41, ПЗУ выполнено на БИС КА573РФ1 с организацией 1К*8, а ОЗУ — на БИС КМ132РУ8А с организацией 1К*4. Условное обозначение БИС КА573РФ1 и КМ132РУ8А показано на Рисунок E и Рисунок F соответственно.

1). Выбор дешифратора страниц: NвыхDC= Nстр=[pic] Vmax’=216=65536 байт; VmaxБИС’=210=1024 байта; Nстр=[pic]=64 страницы; NвыхDC=64.

2). Организация входов дешифратора:

NвхDC=nШАОЗУ-nШАБИС=16-10=6 входов.

А15 А14 А13 А12 А11 А10 А9 А8 А7 А6 А5 А4 А3 А2 А1 А0 входы дешифратора А9 А8 А7 А6 А5 А4 А3 А2 А1 А0 адресация ячейки памяти на странице

3). Организация ОЗУ на странице: NБИС=[pic] ; mОЗУ=8 бит;

К155ИД7

D 0

0 DC 1

1 2

2 3

C 5

0 6

1 7

Рисунок G

ПЗУ: mБИС=8 бит; NБИС=[pic]=1 БИС странице; ОЗУ: mБИС=4 бит;
NБИС=[pic]=2 БИС странице.

Дешифратор с 64 выходами не выпускается. Поэтому используется два дешифратора 3 на 8 — К155ИД7, условное графическое изображение которого показано на Рисунок G. Входы D0 - D2 одного дешифратора подключаются к разрядам шины адреса A10 - A12, а входы другого — к разрядам A13 - A15. Все адресное пространство разбивается на блоки по 8 страниц. Дешифратор, который подключен к разрядам А10 - А12 выбирает страницу в блоке, а дешифратор который подключен к разрядам А13 - А15 — блок в адресном пространстве. При выборе страницы активизируемые выходы у дешифраторов должны поступать на входы элемента ИЛИ, а выход элемента ИЛИ — на входы
CS выбранной страницы. Выходы дешифраторы, которые выбирают неиспользуемые страницы в данной работе, остаются свободными.

4 Подключение УВВ

Рисунок H

Для выбора устройства по конкретному адресу необходим дешифратор адреса. Этот дешифратор может быть построен несколькими способами:

1) На логических элементах(Рисунок H). УВВ выбирается подачей на его вход CS логического нуля. Адрес, по которому должен появиться ноль, с шины адреса подают входы логического элемента И-НЕ, с проинвертированными разрядами, в которых должны быть нули. При появлении на шине адреса нужного адреса нужного адреса на выходе элемента ИЛИ-НЕ появляется ноль. Этот выход и подключается к входу

CS.

К555ИД7

D 0

0 DC 1

1 2

2 3

4 v 5

0 6

1 7

Рисунок I

2) На ИМС дешифратора(Рисунок I). Входы CS устройств подключаются к выходам дешифратора, выходы при этом должны быть с инверсией. А входы дешифратора подключаются к шине адреса. При появлении на шине адреса нужного адреса активизируется один из выходов дешифратора и выбирается устройство подключенное к этому выходу.

0 PROM DI/DO

1 0

2 1

3 2

4 3

5 4

6 5

7 6

8 7

WR/RD

Рисунок J

3) На основе ПЗУ(Рисунок J). Входы CS устройства подключаются к информационным выходам ИМС ПЗУ. В ячейке ПЗУ по адресу, соответствующему адресу устройства, должно быть записано число, при обращении к которому на разряде информационного выхода, к которому подключено УВВ, должен появиться ноль.

В этом курсовом проекте используются периферийные БИС КР580ВИ53 и
КР580ВВ55. БИС КР580ВИ53 — это программируемый интервальный таймер. Он предназначен для организации работы МПС в режиме реального времени:

КР580ВИ53

CLK0 PIT D0

CLK1 D1

CLK2 D2

GATE0 D4

GATE1 D5

GATE2 D6

A1 OUT0

OUT1

CS OUT2

Рисунок K

1) Для формирования сигналов, с различными и временными и частотными характеристиками.

2) Для формирования стробирующих сигналов.

3) Для управления работой различных управляющих устройств.

Выходы OUT0 - OUT2 остаются свободными, ним должны подключаться устройства, использующие сигналы формируемые этой БИС.

Условное графическое обозначение показано на Рисунок K.

БИС КР580ВВ55 — программируемый параллельный интерфейс. Он предназначен для осуществления обмена информацией в параллельном коде между микропроцессором и различными УВВ. Эта БИС может работать в трёх режимах:

КР580ВВ55

D0 BA7

D1 IOP BA6

D2 BA5

D3 BA4

D4 BA3

D5 BA2

D6 BA1

D7 BA0

WR BB7

BB6

RD BB5

BB4

CS BB3

BB2

RESET BB1

BB0

A1 BC7

BC6

BC5

BC4

BC3

BC2

BC1

BC0

Рисунок L

1: синхронная програмно-управляемая передача данных в параллельном коде через 3 независимых 8-разрядных канала А, В, С. Допускается разбиение канала С на 2 4-разрядных канала С1 и С2.

2: асинхронный ввод-вывод через два независимых 8-разрядных канала А и В. Выводы канала С используются для приема и выдачи сигналов управления или квитирования.

3: асинхронный ввод-вывод только через 8-разрядный канал А. Для приема и выдачи сигналов управления используются выводы канала С, канал В может работать в режиме 0, либо в режиме 1.

Условное графическое обозначение БИС КР580ВВ55 приведено на Рисунок L.

В разрабатываемой МПС выводы каналов А, В, С остаются свободными, к ним должны подключаться УВВ.

В этой МПС подключение периферийных БИС производится на основе нулевой страницы ПЗУ. Вход CS БИС КР580ВИ53 подключен к информационному выходу DO0
БИС КА573РФ1, а вход CS БИС КР580ВВ55 — DO1.Выходы DO2 - DO7 остаются свободными. БИС КР580ВИ53 назначены адреса 018H-01ВН, а БИС КР580ВВ55 —
012H-015Н. При этом в ячейке БИС ПЗУ по адресам 018H-01ВН должно быть записано число 0FEH, в ячейке по адресам 012Н-015Н — 0FDH, а в остальных ячейках этой БИС — 0FFH. При появлении на шине адреса числа в пределах от
018Н до 01ВН на выходе DO0 БИС ПЗУ появится “0”, а на остальных выходах “1” и будет выбрана БИС таймера. При появлении на шине адреса числа в пределах от 012Н до 015Н на выходе DO1 появится “0”, а на остальных — “1” и будет выбрана БИС периферийного интерфейса. При появлении какого-либо другого адреса на всех выходах БИС ПЗУ DO0 - DO7 появится “1” и ни одно устройство не будет выбрано.

Заключение.

В этом курсовом проекте был получена МПС на комплекте КР580. Комплект
КР580 содержит набор БИС для построения микропроцессорных систем относительно невысокого быстродействия, работающих с тактовой частотой 2,5
МГц. В основном на комплекте данной серии строятся микропроцессорные системы , решающие задачи, связанные с управлениями разнообразными технологическими операциями. В этот комплект входит микропроцессор с фиксированным набором команд, что облегчает составление программ, а также повышает быстродействие по сравнению с микропрограммируемыми микропроцессорами. Данная МПС позволяет подключать устройства, которые требуют динамического изменения временных и частотных характеристик их входных сигналов. Это реализуется с помощью установленного таймера
КР580ВИ53. Присутствие в этой МПС программируемого параллельного интерфейса
КР580ВВ55 предусматривает 3 канала, к которым можно подключать устройства ввода-вывода, обменивающихся 8-разрядными словами, а также позволяет гибко манипулировать этими каналами, изменяя их предназначение.

Литература.

1. Методическое пособие: ”Теоретическое пособие по изучению МП КР580ВМ80А”,
Нижегородский технический колледж, Нижний Новгород 1997 год.
2. “Справочник разработчика и конструктора РЭА”
3. Калачиков Б. А.: ”Микропроцессорры и их применение в системах передачи и обработки сигналов”.

Страницы: 1, 2

В соцсетях