Разработка МПУ для сушильной печи
Узбекское агентство информатики и информатизации
Ташкентский университет информационных технологий
КУРСОВАЯ РАБОТА
По предмету:
Основы Информационных Вычислительных Систем
На тему:
МПУ для сушильной печи
Выполнил ст-т гр.: 263-04 ИТр
Диденко А.С.
Проверил: преподаватель Назаров А.И.
Ташкент 2006
Содержание
|
|
|
|
|
1. |
Задание для курсового проекта |
3 |
|
2. |
Блок центрального процессора Intel 8085 |
4 |
|
2.1. |
Описание микропроцессора |
6 |
|
2.2. |
Описание генератора тактовых импульсов |
8 |
|
2.3. |
Описание шинного формирователя |
8 |
|
2.4. |
Описание системного контроллера |
9 |
|
3. |
Микросхема памяти |
9 |
|
4. |
Организация ОЗУ |
9 |
|
5. |
Устройство ввода / вывода |
10 |
|
6. |
Программируемый адаптер ввода / вывода |
10 |
|
7. |
Алгоритм функционирования МПС |
11 |
|
8. |
Программа функционирования МПС |
12 |
|
9. |
Литература |
15 |
|
10. |
Приложение. Схема электрическая принципиальная |
16 |
1. Задание для курсового проекта
Разработать микропроцессорное устройство (МПУ) для сушильной печи со следующими режимами работы:
- Предварительный нагрев: 500º С (10 мин)
- Сушка высокой температурой: 1000 ÷ 1500º С (10 мин)
- Остывание: до комнатной температуры включением принудительной вентиляции.
Организация ЗУ:
Емкость ЗУ – 4096х8
Тип МС – К541РУ2А
Организация ячеек – 1024х4
Клавиша – 4
2. Блок центрального процессора Intel 8085
В марте 1976 г. фирмой Intel была выпущена усовершенствованная версия процессора 8080, названная 8085. Как и его предшественник, процессор 8085 имел 8-битные шины адреса и данных и мог адресовать 64 Кбайт памяти. Впервые микропроцессор питался от одного источника напряжением 5 В, вместо двух напряжениями 5 и 12 В. Несмотря на повышенную до 5 МГц (в модели 8085A – 6,25 МГц, а в модели 8085A-2 – 10 МГц) тактовую частоту, производительность процессора составила всего 370 тыс. операций в секунду. Также впервые в микропроцессорах фирмы Intel была использована 3-микронная технология (вместо 6-микронной в процессоре 8080), позволившая увеличить степень интеграции до 6500 транзисторов на кристалле той же величины, что и 8080.
Кроме улучшенного ЦПУ, на кристалле микропроцессора 8085 располагались также генератор синхронизации и контроллер приоритетных прерываний, позволяющий обслуживать прерывания с четырёх дополнительных входов запросов прерываний.
Оба микропроцессора – 8080 и 8085 – выпускались в 40-контактных двухрядных корпусах. Первому из них требовалась микросхема поддержки 8228, средства которой встроены в процессор 8085; в остальном процессоры работают аналогично. У процессора 8085 линии адреса и данных мультиплексируются, т.е. 8 линий данных разделяют те же контакты процессора, что и 8 младших линий 16-разрядной шины адреса. Для его работы со старыми микросхемами памяти, совместимыми с процессором 8080, у которого линии адреса и данных не мультиплексируются, требуется отдельная микросхема – демультиплексор, например, Intel 8212.
Микропроцессоры 8080/8085 имеют один и тот же набор из семи 8-битных рабочих регистров (A, B, C, D, E, H, L); для работы с 16-битными величинами некоторые пары регистров можно объединять, образуя таким образом три 16-битных регистра (BC, DE, HL) с возможностью доступа к отдельным 8-битным половинам. Одна из регистровых пар (HL) применяется также для косвенной адресации. Группу 16-битных указательных регистров образуют указатель стека (SP – stack pointer) и программный счётчик (PC – program counter) 8-битное слово состояния процессора содержит флажки нуля, чётности, знака, переноса и вспомогательного переноса (ZF, PF, SF, CF, AF zero flag, parity flag, sign flag, carry flag, auxiliary carry flag). При сбросе (перезагрузке) процессора все его регистры, включая программный счётчик, обнуляются.
Формат команд микропроцессоров 8080/8085 сравнительно простой: первый байт команды содержит код операции, идентифицирующий её, а за ним следует от 0 до 2 байт операндов. Иногда (как правило, в арифметических командах) номер регистра-операнда содержится в коде операции, но весь код операции всегда заключён в первом байте команды.
Восьмиразрядный МП Intel 8085 заключён в корпус DIP (с двусторонней упаковкой выводов) с 40 выводами, расположение которых приведено на рисунке. Ниже, в таблице приведено название выводов и их назначение.
Архитектура МП INTEL 8085
Функциональная схема (архитектура) микропроцессора Intel 8085 приведена на рисунке:
МП имеет 16-разрядный счётчик команд и защёлку адреса, которая загружает специализированную адресную (А15 – А18) и мультиплексированную (AD7 – AD0) шины. Параллельные данные входят в МП и покидают его через (AD7 – AD0). Эта шина передаёт адрес, когда линия управления ALE получает Н-сигнал, и данные – когда L-сигнал.
По 8-разрядной внутренней шине входящие и выходящие данные вводятся внутрь устройства. Они могут поступать с внутренней шины данных в следующие части МП:
– 8-разрядный аккумудятор;
– регистр временного хранения;
– индикаторы;
– регистр команд;
– устройство управления;
– какой-либо из регистров общего назначения (B, C, D, E, H, L);
– 16-разрядный указатель стека;
– 16-разрядный счётчик команд;
– 8-разрядный буфер адреса/данных.
Арифметико-логическое устройство загружается двумя 8-разрядными регистрами (аккумулятором и регистром временного хранения), как в типовом МП.
Регистр состояний содержит пять индикаторов состояния вместо двух, как это было в типовом МП.
Регистр команд связан с дешифратором, который определяет текущую команду, требуемую микропрограмму или следующий машинный цикл, а затем информирует схему управления и синхронизации о последовательности действий. Эта схема координирует действия МП и периферии.
2.1. Описание микропроцессора КР580ВМ80А.
Этот микропроцессор представляет собой 8-разрядный процессор, в котором совмещены операционные и управляющие устройства. Управляющая память недоступна пользователю, в ней уже в процессе изготовления БИС записываются микропрограммы операций. Таким образом, предусматривается использование некоторой фиксированной системы команд, в которую пользователь не может внести изменений. В связи с этим данный микропроцессор относится к числу немикропрограммируемых.
КР580ВМ80А Выполнение каждой команды производится микропроцессором в строго определенной последовательности действий, которая определяется кодом команды и синхронизируется сигналами Ф1 и Ф2 тактового генератора. Для формирования управляющих сигналов искусственно мультиплексируют шину данных, то есть в начале каждого машинного цикла на шину данных микропроцессор выставляет 8 управляющих сигналов, называемых байтом состояния. Байт состояния указывает, какой из машинных циклов выполняется в текущий момент, то есть к какому из внешних устройств происходит обращение. Байт состояния выставляется на шину данных по переднему фронту сигнала Ф2 в первом такте и снимается с шины данных по переднему фронту Ф2 во втором такте. Для того, чтобы показать, что идет процесс передачи байта состояния, используется выход SYNC микропроцессора: при выводе байта состояния на выходе SYNC=1. Сигнал SYNC=1 позволяет выделить байт состояния из информации передаваемой по шине данных. Байт состояния выдаётся на шину данных в интервале SYNC=1, а используется на протяжении всего машинного цикла. Поэтому байт состояния запоминается в специальном регистре слова - состояния. Запись производится с использованием сигналов SYNC=1 и Ф2=1. Дешифратор преобразует
Страницы: 1, 2
