0
—
0
0
—
0
—
10
—
0
1
0
0
—
0
1
0
—
1
0
11
0
1
1
0
0
—
—
0
1
0
0
—
7. По таблице возбуждения памяти составляем логические функции сигналов на каждом информационном входе триггера.
Минимизируем логические функции сигналов по пункту 7.
x1x2Q1Q2
00
01
11
10
00
X
01
1
11
1
10
X
x1x2Q1Q2
00
01
11
10
00
X
01
X
X
11
1
X
10
1
1
x1x2Q1Q2
00
01
11
10
00
01
1
X
11
1
X
10
X
X
x1x2Q1Q2
00
01
11
10
00
01
X
11
X
10
1
9. По системе уравнений минимизированных функций входных, выходных сигналов и сигналов возбуждения элементов памяти составляем логическую схему цифрового автомата.
10. Электрическая схема цифрового автомата.
Логические элементы.
К176ЛЕ5 К176ЛА8 К176ЛА7 К176ЛА9
|
|||
|
|
|
|
DD2 – К176ЛА8
DD3 – К176ЛА7
DD4 – К176ЛА9
DD5 – К176ТВ1
Реализуем электрическую схему на базе типовой интегральной серии микросхем К176.
