В этот же момент анализируется логический уровень сигнала на входе DS и в зависимости от него устанавливается дальнейший режим работы входов DS и R/. В нашем случае на вход AS подаем сигнал ALE, который генерируется процессором для фиксации адреса.
Если при AS – «1»- «0» DS – «0», то
запись производится при DS – «1», R/-«0»,
а чтение производится при DS – «1», R/-«1».
Если во время среза импульса AS (AS – «1» «0») DS – «1», то для считывания необходимо DS-«0» R/-«1»,
а для записи DS-«1» R/-«0».
Такая сложная логика используется для подключения к микропроцессорам различных типов. На вход R/ будем подавать сигнал WR, а на вход DS-RD, которые генерируются процессором.
Выход (запрос прерывания) предназначен для сигнализации процессору о том, что внутри микросхемы произошло событие, требующее программной обработки. Прерывания бывают 3-х типов:
1) после окончания обновления информации
2) по будильнику
3) периодические (с периодом SQW)
Вход предназначен для установки в исходное состояние узлов микросхемы, ответственных за связь с микропроцессорной системой. - «0» – никакое вмешательство со стороны процессора невозможно. На ход часов, календарь и содержание ячеек ОЗУ этот вход не влияет.
Вход PS (датчик питания) – контроль непрерывности подачи питающего напряжения. Он подключается таким образом, чтобы напряжение на нем падало до 0 при любом, даже кратковременном отключения питания микросхемы.
Для управления работой микросхемы и анализа её состояния предназначены регистры А…D.
Формат управляющих регистров:
Адрес
D7
D6
D5
D4
D3
D2
D1
D0
OAH
OBH
OCH
ODH
UIP*
SET
IRQF*
VRT*
DV2
PIE
PF*
O*
DV1
AIE
AF*
O*
DV0
VIE
VF*
O*
RS3
SQWE
O*
O*
RS2
DM
O*
O*
RS1
24/12
O*
O*
RS0
DSE
O*
O*
* - можно только считывать информацию.
Регистр А.
UIP – единица в этом разряде означает, что происходит или начнется менее чем через 244 мкс обновление информации о времени. На UIP не действует сигнал . Записав единицу в разряд SET регистра В, можно запретить обновление и тем самым сбросить UIP.
DVO…DV2 – устанавливает режим работы внутреннего делителя частоты в соответствии с используемой опорной частотой.
Установка опорной частоты:
DV2
DV1
DV0
Частота
0
0
0
1
0
0
1
1
0
1
0
0
4194304 Гц
1048576 Гц
32768 Гц
сброс делителя
RS0…RS3 – устанавливает частоту сигнала на входе SQW и период повторения периодических колебаний.
RS3
RS2
RS1
RS0
f, Гц
Т (4194304
1048576)
f
T
(32768)
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
-
32768
16384
8192
4096
2048
1024
512
256
128
64
32
16
8
4
2
-
30,517 мкс
61,035 мкс
122,07 мкс
244,14 мкс
488,28 мкс
976,56 мкс
1,95312 мс
3,90625 мс
7,8125 мс
15,625 мс
31,25 мс
62,5 мс
125 мс
250 мс
500 мс
-
256
128
8192
4096
2048
1024
512
256
128
64
32
16
8
4
2
-
3,90625 мс
7,8125 мс
122,07 мкс
244,14 мкс
488,28 мкс
976,56 мкс
1,95312 мс
3,90625 мс
7,8125 мс
15,625 мс
31,25 мс
62,5 мс
125 мс
250 мс
500 мс
Регистр В.
SET – если в этом разряде записан “0”, то каждую секунду выполняется цикл обновления информации о текущем времени и сравнение текущего времени с заданным. Единица в этом разряде запрещает обновление, позволяя записать в регистры начального значения времени, календаря, будильника.
PIE – разрешение прерываний с периодом, задаваемым PS0PS3.
ALE – разрешение прерываний от будильника.
VIE – разрешение прерываний по окончанию цикла обновления.
SQWE – разрешает выдачу сигнала на вход SQW.
PIE, AIE, VIE, SQWE могут быть сброшены сигналом .
DM – «1» данные в двоичном коде
- «0» данные в двоично-десятичном коде.
Значения разряда нельзя изменить без повторной записи начальных значений в ячейки времени и календаря.
24/12 – устанавливает 24 часовой («1») и 12 часовой («0») режим счета времени. В 12 часовом режиме времени после полудня отмечается единицей в старшем разряде часов (адрес О4Н).
DSE – разрешение автономного перехода на летнее время («1»).
Регистр С.
IRQF – флаг запроса прерываний. Устанавливается в единицу при выполнении условия:
PF x PIE + AF x AIE + VF x VIE=1
Одновременно с установкой IRQF=1 на контакте устанавливается низкий уровень. PF – устанавливается в «1» фронтом сигнала на выходе внутреннего делителя частоты, выбранного в соответствии с разрядами RS0RS3.
AF – устанавливается в «1» при совпадении текущего времени м времени «будильника».
Страницы: 1, 2, 3, 4, 5, 6, 7, 8, 9, 10, 11, 12, 13, 14, 15, 16, 17, 18, 19, 20, 21, 22, 23, 24
