1
1
1
1
0
Загрузка 0 (сброс)
1
1
0
0
1
14 - питание
7 - общий
Технические параметры:
Рпот =250мВт
t1.0зд.р. не более 12 нс (С) 6 нс (R,S)
t0.1зд.р. не более 13.5 нс (С) 8 нс (R,S)
4.2.10 КР1531ЛИ3 - три микросхемы И, каждая на три входа.
14 - питание
7 - общий
Технические параметры:
Рпот =13мВт
t1.0зд.р. не более 5 нс
t0.1зд.р. не более 5.5 нс
4.2.11 КР1531ЛН1 - шесть инверторов.
14 - питание
7 - общий
Технические параметры:
Рпот =7,5мВт
t1.0зд.р. не более 3,5 нс
t0.1зд.р. не более 3,8 нс
4.3 Техническое описание принципиальной электрической схемы РОН
Принципиальная схема определяет полный состав элементов и связей между ними и дает детальное представление о принципе работы РОН. Принципиальная схема построена на основе функциональной электрической схемы.
Микросхемы DD11-DD14, DD21-DD24, DD32-DD35, DD42-DD45, DD58-DD60, DD68-DD71, DD86-DD89, DD95-DD98 представляют собой регистры 1533ИР34 по два в корпусе. На их основе построены 8 32-х разрядных регистров общего назначения. Каждая из микросхем имеет вход обнуления, вход разрешения записи и вход разрешения выдачи на который всегда подан управляющий низкий уровень.
Микросхема DD1 представляет собой дешифратор КР531ИД7 с помощью которого выбирается один из РОН, а так как он имеет инверсные выходы, то к нему подключены инверторы - микросхемы DD2 и DD3, по шесть инверторов в одном корпусе (причем в DD3 используются только два).
С помощью микросхем DD25 и DD78 происходит управление записью в РОН. Эти микросхемы являются логическими элементами И на три входа по три в корпусе, причем в DD78 используются только два.
Записывается информация в РОН только по ШД0.
Вывод информации на шины ШД0 и ШД1 осуществляется с помощью мультиплексоров К531КП7. На ШД0 данные выводятся с помощью микросхем DD5-DD7, DD15-DD17, DD26-DD28, DD36-DD38, DD46-DD48, DD52-DD54, DD62-DD64, DD72-DD74, DD79-DD81, DD90-DD92, DD99-DD100. На ШД1 данные выводятся с помощью микросхем DD8-DD10, DD18-DD20, DD29-DD31, DD39-DD41, DD49-DD51, DD55-DD57, DD65-DD67, DD75-DD77, DD82-DD85, DD93-DD94, DD101-DD102. Инверсный выход данных микросхем не используется.
Схема питается напряжением 5В, которое подается на 14 выводы микросхем DD2-DD4, DD25, DD78, на 16 вывод микросхем DD1, DD5-DD10, DD15-DD20, DD26-DD31, DD36-DD41, DD46-DD57, DD62-DD67, DD72-DD77, DD79-DD85, DD90-DD94, DD99-DD102 и на 24 вывод микросхем DD11-DD14, DD21-DD24, DD32-DD35, DD42-DD45, DD58-DD61, DD68-DD71, DD86-DD89, DD95-DD98. Общий провод для микросхем DD2-DD4, DD25, DD78 является7, 8 вывод микросхем DD1, DD5-DD10, DD15-DD20, DD26-DD31, DD36-DD41, DD46-DD57, DD62-DD67, DD72-DD77, DD79-DD85, DD90-DD94, DD99-DD102 и 12 вывод микросхем DD11-DD14, DD21-DD24, DD32-DD35, DD42-DD45, DD58-DD61, DD68-DD71, DD86-DD89, DD95-DD98.
Первоначально все регистры устанавливаются в нулевое состояние. Данные выставленные на ШД0 для записи в регистры ждут появления не только прихода синхроимпульса, но и прихода сигнала РЕ, а также прихода сигнала от дешифратора выбора определенного регистра. Для вывода данных на ШД0 мультиплексоры, работающие с этой шиной ждут управления адресными входами, для выбора определенного регистра, а также управляющего сигнала на вход , разрешающего вывод информации на шину данных. Аналогичным образом происходит выдача на ШД1.
На принципиальной схеме присутствуют конденсаторы, предназначенные для подавления помех по цепи питания.
Эффективным средством защиты интегральных схем от помех по цепи питания является включение конденсаторов развязки между шинами питания и общей. Обычно конденсаторы развязки устанавливаются отдельно для блокирования низкочастотных и высокочастотных помех.
Низкочастотные помехи, проникающие в систему по цепи питания, должны блокироваться с помощью электролитического конденсатора C1-С10 емкостью 1мкФ. Взят конденсатор К50-6-1±20%.
Для исключения высокочастотных помех развязывающие емкости взяты номиналом 0,015мкФ на одну микросхему. Следовательно для нашего случая взяты десять емкостей С11 - С20. Взят конденсатор КМ-5-Н90-0,015±20%.
Для данной схемы приведен перечень элементов.
4.4 Техническое описание принципиальной электрической схемы ИАЛУ
Принципиальная схема определяет полный состав элементов и связей между ними и дает детальное представление о принципе работы ИАЛУ. Принципиальная схема построена на основе функциональной электрической схемы.
Микросхемы DD1-DD6, представляют собой регистры 1533ИР34 по два в корпусе. На их основе построены 2 24-х разрядных регистров ИАЛУ для приема и хранения модификаторов для вычисления исполнительного адреса. Каждая из микросхем имеет вход обнуления, вход разрешения записи и вход разрешения выдачи на который всегда подан управляющий низкий уровень.
Микросхемы DD1-DD32, DD38-DD40 представляет собой сумматоры 533ИМ6 для суммирования модификаторов исполнительного адреса. Перенос входящий в младший разряд всегда равен нулю. Для вылавливания переполнения на выходе сумматора, то есть перенос выходящий из старшего разряда записывается в триггер флагов DD44.1, который в свою очередь вырабатывает соответствующий осведомительный сигнал. Триггер построен на основе микросхемы К531ТМ2П (два триггера в корпусе). Второй триггер используется для вылавливания переполнения счетчика.
Счетчики 1533ИЕ7 DD53-DD55,DD60-DD62 выполняют роль регистра и счетчика при необходимости. Вычисленный адрес передается на ША (на секцию разъема Х1.4) или обратно возвращается на сумматор через дешифратор-демультиплексор КР531ИД14 ( два дешифратора в одном корпусе) DD45-DD52, DD56-DD59. Для выбора направления передачи используется вход А0, А1 незадействованный вход, всегда подключен к нулевому потенциалу. Информация подается на входы.
Мультиплексоры DD7-DD9, DD13-DD15, DD20-DD22, DD26-DD28 построенные на микросхемах КР531КП2 (два мультиплексора в одном корпусе, имеющие общие адресные входы, входы разрешения выдачи данных всегда активны - низким потенциалом ) пропускают на сумматор (вход А) содержимое регистра DD-DD2, DD5 или значение пришедшее со счетчика или данные пришедшие из вне ИАЛУ (с разъема Х1.9)
Мультиплексоры DD10-DD12, DD16-DD18 построены на микросхемах КР531КР11 пропускают на сумматор (вход В) значения регистра DD3-DD4, DD6 или данные пришедшие из вне (с разъема Х1.9), управляются адресным входом S, вход разрешения выдачи всегда активен.
Мультиплексоры DD23-DD25, DD29-DD31, DD35-DD37, DD41-DD43 построенные на микросхемах КР531КП2 (два мультиплексора в одном корпусе, имеющие общие адресные входы, входы разрешения выдачи данных всегда активны - низким потенциалом ) пропускают на счетчик данные из сумматора или из вне ИАЛУ (с разъема Х1.9) или так же из вне ИАЛУ (из секции разъема Х1.2).
Схема питается напряжением 5В, которое подается на 14 вывод микросхемы DD44, на 16 вывод микросхем DD7-DD43, DD45-DD62, и на 24 вывод микросхем DD1-DD6. Общий провод для микросхемы DD44 является7, 8 вывод микросхем DD7-DD43, DD45-DD62 и 12 вывод микросхем DD1-DD6.
Первоначально все регистры устанавливаются в нулевое состояние, затем сумматор складывает значения пришедшие из соответствующих мультиплексоров и передает на счетчик через соответствующий мультиплексор, затем идет возврат на сумматор для дальнейшего вычисления или выдача на ША.
На принципиальной схеме присутствуют конденсаторы, предназначенные для подавления помех по цепи питания.
Эффективным средством защиты интегральных схем от помех по цепи питания является включение конденсаторов развязки между шинами питания и общей. Обычно конденсаторы развязки устанавливаются отдельно для блокирования низкочастотных и высокочастотных помех.
Низкочастотные помехи, проникающие в систему по цепи питания, должны блокироваться с помощью электролитического конденсатора C1-С6 емкостью 1мкФ. Взят конденсатор К50-6-1±20%.
Для исключения высокочастотных помех развязывающие емкости взяты номиналом 0,015мкФ на одну микросхему. Следовательно для нашего случая взяты десять емкостей С7 - С12. Взят конденсатор КМ-5-Н90-0,015±20%.
Неиспользуемые информационные входы подключены к "+" источника питания через резистор, сопротивлением 1 кОм, один такой резистор обеспечивает подключение 20 входов. Для данной схемы используются подключение трех резисторов МЛТ -1к ±10%.
Для данной схемы приведен перечень элементов.
5. РАСЧЕТНАЯ ЧАСТЬ
5.1 Проверочный нагрузочный расчет для блока
5.1.1.Проверочный нагрузочный расчет для РОН
Допустимый
выходной ток
ИС
нагрузки
Реальный ток нагрузки
I0вх,мА
I1вх,мА
1533ИР34
I0вых,мА =4
I1вых,мА=0,4
К531КП7П
-2
1*0,05
1*0,05
Суммарный ток нагрузки
-2
0,1
КР531ИД7
I0вых,мА =20
I1вых,мА=1
КР1531ЛН1
-0,6
1*0,02
1531ЛН1
I0вых,мА =20
I1вых,мА=1
КР1531ЛИ3
-0,6
1*0,02
1531ЛИ3
I0вых,мА =20
I1вых,мА=1
1533ИР34
-0,2
1*0,02
5.2.2 Проверочный нагрузочный расчет для ИАЛУ
Допустимый
выходной ток
ИС
нагрузки
Реальный ток нагрузки
I0вх,мА
I1вх,мА
1533ИР34
I0вых,мА =4
I1вых,мА=0,4
КР531КП11
-2
1*0,05
1533ИР34
I0вых,мА =4
I1вых,мА=0,4
КР531КП2
-2
1*0,05
КР531КП11
I0вых,мА =20
I1вых,мА=1
533ИМ6
-0,6
1*0,02
КР531КП11
I0вых,мА =20
I1вых,мА=1
1533ИЕ7
-0,2
1*0,02
КР531КП2
I0вых,мА =20
I1вых,мА=1
533ИМ6
-0,4
1*0,02
533ИМ6
I0вых,мА =4
I1вых,мА=0,4
КР531КП11
К531ТМ2П
-2
1*0,05
1*0,05
Суммарный ток нагрузки
-2
0,1
1533ИЕ7
I0вых,мА =4
I1вых,мА=0,4
КР531ИД14
К531ТМ2П
-2
1*0,05
1*0,05
Суммарный ток нагрузки
-2
0,1
КР531ИД14
I0вых,мА =20
I1вых,мА=1
КР531КП11
-2
1*0,05
5.3 Расчет потребляемой мощности блока
5.3.1 Расчет потребляемой мощности РОН
Рпот=S Рпот i
64 К531КП7
* 350 мВт
=22400
32 1533ИР34
*150 мВт
=4800
1 КР531ИД7
*370 мВт
=370
3 КР1531 ЛИ3
*13 мВт
=39
2 КР1531 ЛН1
*7,5 мВт
=15
Рпот
27624 мВт = 27,624 Вт
5.3.2 Расчет потребляемой мощности ИАЛУ
Рпот=S Рпот i
6 533ИМК6
*170 мВт
=1020
6 1533ИР34
*150 мВт
=900
6 1533ИЕ7
*120 мВт
=720
24 КР531 КП2
*350 мВт
=8400
6 КР531 КП11
*400 мВт
=2400
12 КР531ИД14
*450 мВт
=5400
1 К531ТМ2П
*200 мВт
=250
Рпот
19090 мВт = 19,09 Вт
5.4 Расчет надежности для блока
5.4.1 Расчет надежности для РОН
Р = е-lt
l = Sli*ni , час-1
Т = 1/lобщ , час
t = 1500 час
lис = 0,1*10-6 час-1 nис = 102
lконд = 0,02*10-6 час-1 nконд = 20
lпайки = 0,0001*10-6 час-1 nпайки = 1712
lразъем = 2,5*10-6 час-1 nразъем = 77
lобщ = 203,2712*10-6 час-1
Т = 4919,53 час
Р = 0,74
5.4.1 Расчет надежности для ИАЛУ
Р = е-lt
l = Sli*ni , час-1
Т = 1/lобщ , час
t = 1500 час
lис = 0,1*10-6 час-1 nис = 61
lконд = 0,02*10-6 час-1 nконд = 12
lпайки = 0,0001*10-6 час-1 nпайки = 1109
lразъем = 2,5*10-6 час-1 nразъем = 135
lрезист = 0,05*10-6 час-1 nрезист = 3
lобщ = 344,1*10-6 час-1
Т = 2906,14 час
Р = 0,6
ЗАКЛЮЧЕНИЕ
В данном курсовом проекте был разработан процессор для ограниченного набора команд.
Исходя из критерия проектирования, то есть максимального быстродействия блоки процессора построены на основе ТТЛШ технологии, на перспективных быстродействующих сериях, эти серии имеют довольно большой функциональный набор элементов.
Были разработаны и описаны следующие электрические схемы:
1. Структурная - которая служит для общего ознакомления с проектируемым узлом, определяет назначение и взаимосвязи центральной части ЭВМ.
2. Функциональная - определяет основной состав и функциональные части, участвующие в процессе, иллюстрируемой схемы, и связи между этими частями. Представленная схема дала понятие о составе функционального набора элементов.
3. Принципиальная - указывает все необходимые элементы для построения блоков РОН и ИАЛУ, связи между элементами и элементы, которыми заканчиваются входные и выходные цепи.
В расчетной части курсового проекта был произведен нагрузочный расчет для блоков, который показал, что все ИС ТТЛШ совместимы друг с другом, то есть подтверждена правильность выбора серии на проектируемый узел. Так же были произведены расчеты потребляемой мощности и надежности блоков.
Еще раз отметим, что разработанный процессор полностью удовлетворяет техническому заданию на курсовой проект.
ЛИТЕРАТУРА
1. Пухальский Г.И., Новосельцева Т.Я. Проектирование дискретных устройств на интегральных микросхемах: Справочник. -М.: Радио и связь, 1990.-304 с.: ил.
2. Цифровые интегральные микросхемы: Справочник / П.П. Мальцев, Н.С. Долидзе, М.И. Критенко и др. - М.: Радио и связь, 1994. - 240 с.: ил.
3. Применение интегральных микросхем в электронной вычислительной технике: Справочник/ Р.В. Данилов, С.А. Ельцова, Ю.П. Иванов и др.; Под ред. Б.Н. Файзулаева, Б.В. Тарабрина. - М.: Радио и связь, 1986.- 387с.: ил.
4. Каган Б.М. Электронные вычислительные машины и системы: Учеб. пособие для вузов. - 3-е изд., перераб. и доп. - М.: Энергоиздат, 1991.- 592 с.: ил.
5. Преснухин Л.Н., Шахнов В.А. Конструирование электронных вычислительных машин и систем. Учеб. для втузов по спец. "ЭВМ" и "Конструирование и производство ЭВА". -М.: Высш.шк., 1986. 512с.: ил.
6. Цифровые интегральные микросхемы: Справочник/ М.И.Богданович, И.Н. Грель, В.А.Прохоренко, В.В. Шалимо - Минск "Беларусь", 1991.
7. Савельев А.Я. Арифметические и логические основы цифровых автоматов: Учебник.- М.: Высш. школа, 1980.-255с., ил.
8. Иыуду К.А. Надежность, контроль и диагностика вычислительных машин и систем: Учеб. пособие для вузов по спец. "Вычислительные машины, комплексы, системы и сети". - М.: Высш. шк., 1989.- 216с.: ил.
П Р И Л О Ж Е Н И Е
