15h(35h)
PORTС
Data Register, Port С
Регистр данных порта С
14h(34h)
DDRС
Data Direction Register Port С
Регистр направления данных порта С
13h(33h)
PINС
Input pins, Port С
Выводы порта С
12h(32h)
PORTD
Data Register, Port D
Регистр данных порта D
11h(31h)
DDRD
Data Direction Register Port D
Регистр направления данных порта D
10h(30h)
PIND
Input pins, Port D
Выводы порта D
0Fh(2Fh)
SPDR
SPI I/O Data Register
Регистр данных порта SPI
0Eh(2Eh)
SPSR
SPI Status Register
Регистр состоян. порта SPI
0Dh(2Dh)
SPCR
SPI Control Register
Регистр управл.порта SPI
0Ch(2Ch)
UDR
UART Data Register
Регистр данных последовательного порта
0Bh(2Bh)
USR
UART Status Register
Регистр состояния последовательного порта
0Ah(2Ah)
UCR
UART Control Register
Регистр управления последовательного порта
09h(29h)
UBRR
UART Baud Rate Register
Регистр скорости последовательного порта
08h(28h)
ACSR
Analog Comparator Control and Status Register
Регистр управления и состояния аналогового компарат.
07h(27h)
ADMUX
ADC multiplexer Select register
Регистр коммутатора АЦП
06h(26h)
ADCSR
ADC Control and Status Register
Регистр управления и состояния АЦП
05h(25h)
ADCH
ADC data register High
Рег данных АЦП (старш.)
04h(24h)
ADCL
ADC data register Low
Рег данных АЦП (младш.)
03h(23h)
UBRRHI
UART Baud Rate Register HIgh
Регистр скорости последовательного порта (старш.)
Примечание: зарезервированные и неиспользуемые ячейки не показаны
Все устройства ввода/вывода и периферийные устройства процессора располагаются в пространстве ввода/вывода. Различные ячейки этого пространства доступны через команды IN и OUT, пересылающие данные между одним из 32-х регистров общего назначения и пространством ввода/вывода. К регистрам 00h..1Fh можно осуществлять побитовый доступ командами SBI и CBI. Значение отдельного бита этих регистров можно проверить командами SBIC и SBIS. Дополнительную информацию по этому вопросу можно найти в описании системы команд.
При использовании специальных команд IN, OUT, SBIS и SBIC, должны использоваться адреса $00..$3F. При доступе к регистру ввода/вывода как к ячейке ОЗУ, к его адресу необходимо добавить $20. В приведенной выше таблице адреса регистров в памяти данных приведены в скобках. Для совместимости с другими устройствами при доступе к зарезервированным битам в них должен записываться ноль, зарезервированные адреса в пространстве ввода/вывода не должны записываться
Регистр состояния – SREG 3Fh(5Fh)
Регистр состояния расположен по адресу 3Fh (5Fh) пространства ввода/вывода и определен следующим образом:
3Fh(5Fh)
7
6
5
4
3
2
1
0
I
T
H
S
V
N
Z
S
R\W
R\W
R\W
R\W
R\W
R\W
R\W
R\W
Начальное значение
0
0
0
0
0
0
0
0
Бит 7 - I: Общее разрешение прерываний. Для разрешения прерываний этот бит должен быть установлен в единицу. Управление отдельными прерываниями производится регистрами маски прерываний - GIMSK и TIMSK. Если флаг сброшен (0), независимо от состояния GIMSK/TIMSK прерывания запрещены. Бит I очищается аппаратно после входа в прерывание и восстанавливается командой RETI, для разрешения обработки последующих прерываний.
Бит 6 - T: Хранение копируемого бита. Команды копирования битов BLD (Bit LoaD) и BST (Bit STore) используют этот бит как источник и приемник обрабатываемого бита. Бит из регистра регистрового файла может быть скопирован в T командой BST, бит T может быть скопирован в бит регистрового файла командой BLD.
Страницы: 1, 2, 3, 4, 5, 6, 7, 8, 9, 10, 11, 12, 13, 14, 15, 16, 17, 18, 19, 20, 21, 22, 23, 24, 25, 26, 27, 28, 29, 30, 31, 32, 33, 34
