Разработка управления тюнером спутникового телевидения

Структурная схема.

 


                S

 
                   Вход                                                 Выход

 



                                                           EI                        включено



          Входы:        №1, 4, 8, 11.

          Выходы:     №2, 3, 9, 10.

          EI:               №13, 5, 6, 12.


          Если микросхема 537РУ10 «питается» от аккумулятора (4,5 В) на входах , ,  - напряжение высокого уровня и ОЗУ находится в режиме хранения. Считывание или запись информации невозможно.

          После подачи напряженияUID и достижения им уровня +5 В, отключается питание от аккумулятора и происходит подача напряжения высокого уровня на входы EI микросхемы DD8. В результате этого ключ замыкается и теперь возможно прохождение сигналов управления от микропроцессора и дешифратора.

          Напряжение UID подается через транзистор VT1 (КТ3102), Включенный по схеме с общим коллектором, в эммитерной цепи которого напряжение стабилизируется диодом VD6 (КС139А), для обеспечения стабильного уровня на входах EI.

2)     В схеме управления используется микросхема DD6: логический элемент ИЛИ с двумя выходами. Эти функции реализуются с помощью микросхемы 1533ЛЛ1. Также используется микросхема DD9: логический элемент ИЛИ-НЕ с одним входом (инвертор). Эти функции реализуются с помощью микросхемы 1533ЛН1.

3)     При входном импульсном сигнале с пологими фронтом и срезом импульс на входе формирующего логического элемента также не будет прямоугольным, поскольку некоторое время ключевая схема будет находиться в усилительном режиме. Кроме того, на фронте и срезе выходного импульса будут присутствовать усиленные помехи, поступившие в «усилитель» из провода питания. Импульс с зашумленными и несформированными фронтом и срезом непригоден для переключения тактовых входов триггеров, регистров и счетчиков.

Повышения КU формирователя до 103 раз и более за счет последовательного включения нескольких буферных элементов не дает точной привязки момента переключения к определенному пороговому входного импульса. В таких случаях используют так называемую схему триггера Шмидта, состоящую из двухкаскадного усилителя, охваченного слабой положительной обратной связью. Триггеры Шмидта оказались незаменимыми и в интегральной схемотехнике, как в аналоговой, так и цифровой. Передаточная характеристика триггера Шмидта имеет значительный гистерезис. Выходной сигнал логического элемента Шмидта имеет крутые импульсные перепады, длительность которых не зависит от скорости нарастания или спада входного сигнала. Импульсные перепады по времени соответствуют моментам, когда входной сигнал превышает напряжение срабатывания UСРБ и становится меньше, чем напряжение отпускания Uотп.


          2,4     Uвых, В

 


          2                                     Uг=0,8 В

 


          1                              Uотп=0,9 В          Uсрб=1,7 В

          0,3



                         0,4        0,8       1,2       1,6           Uвх,В

         

          В данной схеме устройства управления триггер Шмидта – в виде микросхемы 1533ТЛ2 (DD2).

4)     Прежде чем последовательность коротких импульсов подавать на вход SID микропроцессора, необходимо обеспечить хорошую стабильность длительности данных импульсов, т.к. на входе элемента Шмидта все они будут иметь разную длительность. В составе серий ТТЛ имеется несколько аналого-импульсных схем – ждущих мультивибраторов. Они позволяют расширить длительность коротких импульсов, сформировать импульсы нужной длительности с хорошей стабильностью по длительности. Свой выбор я остановил на микросхеме 1533АГ3 – два ждущих мультивибратора с возможностью перезапуска. Каждый мультивибратор имеет выходы Q и , вход сброс, 2 входа разрешения запуска: В-прямой, -инверсный. Длительность выходного импульса определяется времязадающими элементами Си R; вых=0,45 RС.


Таблица истинности:

 

Сброс

Вход

Выход

В

Q

Н

Х

Х

В

В

Х

В

Х

Н

Н

Х

Х

Н

В

В

Н

Н

Н

 

 

В

В

В

 

 

          Если согласно этим условиям мультивибратор запущен, выходной импульс можно продолжить, подав на вход  напряжение низкого уровня (или на вход В-высокого). С момента этой дополнительной операции до окончания импульса пройдет время вых.


Схема включения:


          G1     Q

               


В




R

 
5

                             9

                                                              12

                             10

                                                              16                                        5B

                                                              6                R

                                                                          C

                             11                             7

 


                                                              8

 


1.3. Расчеты параметров и элементов принципиальной схемы.

1.3.1. Расчет адресной шины и шины данных

 микропроцессора 1821ВМ85.


          При проектировании адресной шины и шины данных необходимо оценить величину токовой нагрузки, т.к. они связаны со множеством устройств, подключенных параллельно. Если для адресной шины и шины данных характерен ток, по величине превосходящий допустимое значение на выходе МП, то такую линию необходимо буферировать.

a)     Расчет адресной шины:

Для микропроцессора максимально допустимая нагрузка на адресной линии составляет:

          Uвых L=0,45 В        Iвых L=2 мА

          Uвых H=2,4 В                   Iвых H=400 мкА

для регистра 1533 UP22:

          Iвх Н=20 мкА         Iвх H=820=160 мкА400 мкА

          Iвх L=0,1 мА           IвхL=80,1=0,8 мА2 мА

Таким образом входной ток микросхемы 1533ИР22 не является большим для МП 1821ВМ85.

          Теперь проверим, обеспечивается ли нагрузочная способность для элементов схемы, которые являются адресной информации.


                                                                             А11А15

DC

 

МП

 
  +5В                    А0А15

                                                А0А7

                                                               А8А10    А8А12,А15

                             1533ИР22                                                  А0А1

 




Iвх L=Iвх Н=20 мкА – для ОЗУ

Iвх L=Iвх Н=10 мкА – для ПЗУ

Iвх L=Iвх Н=14 мкА – для устройства в/в.

Iвх L=Iвх Н=820+810+214=268 мкА2,6 мА

Iвх L=24 мА  для 1533ИР22

Iвх Н=2,6 мА

          Адресные линии А8А15 буферировать не надо, т.к.

Страницы: 1, 2, 3, 4, 5, 6, 7, 8, 9, 10, 11, 12, 13, 14, 15, 16, 17, 18, 19



Реклама
В соцсетях
рефераты скачать рефераты скачать рефераты скачать рефераты скачать рефераты скачать рефераты скачать рефераты скачать